日本久章草在线一区二区三区,久久精品视频5,樱桃视频污在线观看,窝蝌蚪免费精品视频

電子方案開發(fā)供應(yīng)鏈平臺
一鍵發(fā)布任務(wù)
獲取驗(yàn)證碼
返回

發(fā)布成功


贊賞作者

贊賞金額:

  • ¥2
  • ¥5
  • ¥10
  • ¥50
  • ¥100
  • ¥200

支付金額:5

支付方式:

微信支付

贊賞成功!
你的贊賞是對作者最大的肯定~?

當(dāng)前位置 : 首頁 > 方案訊 > 方案訊詳情
走進(jìn)工藝世界,揭秘蘋果A7處理器到底有多牛
發(fā)布時(shí)間:2014-01-22 閱讀量:1342 來源: 作者:
【導(dǎo)讀】對于智能手機(jī)配置我們可能大多數(shù)都會先從處理器入手進(jìn)行測評,市場上主流的高通、蘋果和聯(lián)發(fā)科都有各有所長。然而我們平時(shí)都是從宏觀表現(xiàn)的性能上去分析一個(gè)處理器,今天我們一起從晶體管角度,探究一下蘋果A7是怎樣的工藝水平。

蘋果的A7處理器不僅在技術(shù)上非常先進(jìn),同時(shí)也是優(yōu)秀的工程代表。它采用三星28nm低功耗(LP)、前柵極(Gate First)、高K金屬柵極(HKMG)工藝制造,擁有九個(gè)銅金屬層和低K電介質(zhì),以及一個(gè)頂部鋁金屬層,其中前柵極晶體管結(jié)構(gòu)來自通用平臺技術(shù)(Common Platform Technology)——IBM、GlobalFoundries、三星組成的聯(lián)盟。

1

ChipWorks今日撰文,介紹了A7的前道工序(FEOL)晶體管結(jié)構(gòu),并和蘋果及其它廠商的芯片進(jìn)行了對比。對半導(dǎo)體晶體管技術(shù)感興趣的朋友不妨看看。

2010年9月的蘋果A4工藝是三星45nm多晶硅晶體管,以及180nm接觸柵極間隔,NMOS(N型金屬氧化物半導(dǎo)體)、PMOS(P型金屬氧化物半導(dǎo)體)晶體管結(jié)構(gòu)基本一致,主要區(qū)別就是多晶硅柵極、源極-汲極硅化物所用材料的不同。

2
45nm A4 MOS

2011年3月的A5轉(zhuǎn)向了32nm HKMG工藝(當(dāng)然還是三星),10個(gè)金屬層,前柵極,接觸柵極間隔縮短至130nm,PMOS晶體管增加了硅鍺(SiGe)通道,NMOS、PMOS也使用了獨(dú)立的功函數(shù)金屬。硅鍺通道改善了PMOS的空穴漂移率,也是晶體管功函數(shù)的一部分。

2012年9月的A6延續(xù)了上述工藝。

A7是蘋果的第一款28nm工藝處理器,大部分很像32nm,接觸柵極間隔進(jìn)一步縮至120nm,PMOS、NMOS晶體管因?yàn)榻Y(jié)構(gòu)不同而可以輕松區(qū)分。

NMOS晶體管使用了NMOS功函數(shù)金屬柵極,沉淀在高K柵極電介質(zhì)上,而后者是二氧化鉿附著在薄薄的一層二氧化硅上組成的。因?yàn)楣杌锒嗑Ч钖艠O也是在HKMG柵極堆棧之后形成的,所以它同樣屬于前柵極技術(shù)的范疇。

3
28nm A7 NMOS

PMOS晶體管最大的特點(diǎn)是PMOS柵極下的硅鍺通道,以及沉淀在高K電介質(zhì)堆棧上的獨(dú)立PMOS功函數(shù)金屬。NMOS金屬柵極在PMOS金屬柵極之上,表明PMOS晶體管是先形成的。

4
28nm A7 PMOS

大家可以看看下面兩張圖,A7的門間距是114納米,而A6是123納米。A7的28納米制程和A6的32納米制程之間的差別在哪里呢?簡單來說,A7可以在A6的77%面積內(nèi)放下和A6處理器一樣多的晶體管,然而A7的芯片面積比A6還大,這也難怪iPhone 5s對iPhone 5碾壓性的性能有優(yōu)勢了。

5

6

見識一下蘋果A7的10億個(gè)晶體管

7
蘋果A7的10億個(gè)晶體管

NMOS金屬柵極對PMOS晶體管的電氣屬性無影響,但Kabini是在多晶硅沉淀步驟中用來保護(hù)PMOS金屬柵極的一個(gè)屏障。

PMOS、NMOS晶體管的側(cè)壁間隙壁結(jié)構(gòu)(SWS)形狀很接近,而且兩種晶體管都覆蓋了同樣的接觸蝕刻終止層(CESL)。

需要功函數(shù)各異的兩種不同金屬柵極是HKMG技術(shù)的最大挑戰(zhàn),比在多晶硅上難得多。

三星的前柵極PMOS硅鍺通道技術(shù)也用在了聯(lián)盟其它兩位成員的工藝中:GlobalFoundries AMD 32nm處理器、IBM Power7+處理器。

作為對比,Intel、臺積電沒有在PMOS通道區(qū)域使用硅鍺,而是純粹借助金屬柵極實(shí)現(xiàn)了功函數(shù)的不同。更進(jìn)一步地,Intel、臺積電的是后柵極(Gate Last),晶體管使用傳統(tǒng)的多晶硅柵極完成,然后移除多晶硅,代之以NMOS、PMOS HKMG柵極堆棧。

文章評論

您需要登錄才可以對文章進(jìn)行評論。

沒有賬號?立即注冊

最新活動
意見反饋
取消